ATM-ADAPTATION DEVICE AND CRC CODE GENERATION CIRCUIT

Publication number: JP7183887 Publication date: 1995-07-21

Inventor: YA.IIMA HITO

YAJIMA HITOSHI; YANAGI JUNICHIRO; HAMADA

TORU; TANAKA KATSUYOSHI HITACHI LTD; HITACHI VLSI ENG

Applicant: Classification:

- international: H04L1/00; H04L12/28; H04Q3/00; H04L1/00;

H04L12/28; H04Q3/00; (IPC1-7): H04L12/28; H04L1/00;

H04Q3/00


- European:

Application number: JP19930326831 19931224 Priority number(s): JP19930326831 19931224

Report a data error here

Abstract of JP7183887

PURPOSE:To easily generate the cyclic redundant inspection code for an ATM adaptation layer frame in an ATM adaptation device. CONSTITUTION:A cyclic redundant inspection code generation circuit 2, an FIFO memory 3 temporarily storing a reception ATM cell, a buffer 4 for frame assembling which is prepared for every address of the ATM cell and a processor 1 are mutually connected by a bus. At a point of time when the header part of each cell is read from the FIFO memory 3, the CRC values up to the previous cell at the same address are set to a CRC code generation circuit 2. When the information field part of the cell is transferred from the FIFO memory 3 to a frame assembling buffer 4, the CRC values up to the point of time are generated in the CRC code generation circuit 2 at the same time and these values are stored in the frame assembling buffer 4. As a result, the generation of a cyclic redundant inspection code and a collation processing can be promptly executed with little hard quantity.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-183887

(43)公開日 平成7年(1995)7月21日

(51) Int.Cl. ⁶ H 0 4 L 12/28 1/00 H 0 4 Q 3/00	識別記号	庁内整理番号	FΙ		技術表示箇所
	В	9371-5K			
		8732-5K	H 0 4 L	11/ 20	E
			審査請求	未請求 請求項の数5	OL (全 12 頁)
(21)出願番号	(21) 出願番号 特願平5-326831		(71)出願人	株式会社日立製作所 東京都千代田区神田駿河台四丁目6番地	
(22)出願日	平成5年(1993)12月24日				
			(71)出願人	000233468 日立超エル・エス・アー グ株式会社 東京都小平市上水本町	
			(72)発明者 矢嶋 仁 東京都国分寺で	矢嶋 仁	
				東京都国分寺市東恋ケい株式会社日立製作所中地	
			(74)代理人	弁理士 小川 勝男	
					最終頁に続く


(54) 【発明の名称】 ATMアダプテーション装置およびCRC符号生成回路

(57)【要約】

【目的】ATMアダプテーション装置において、ATM アダプテーションレイヤフレームに対する巡回冗長検査 符号の生成を容易にすることを目的とする。

【構成】巡回冗長検査符号生成回路2と、受信ATMセルを一時替積するFIFOメモリ3と、ATMセルの宛先ごとに用意されたフレーム組立用のバッファ4と、プロセッサ1とをバスで相互接続する。FIFOメモリ3から各セルのヘッダ部を読み出す時点で、同一宛先の前セルまでのCRC値をCRC符号生成回路2に設定し、FIFOメモリ3から上記セルの情報フィールド部分をフレーム組立バッファ4へ転送するとき、同時にCRC符号生成回路2でその時点までのCRC値が生成し、これをフレーム組立バッファ4に記憶しておく。

【効果】少ないハード量で巡回冗長検査符号の生成と照 合処理を迅速に実行できる。



【特許請求の範囲】

【請求項1】ATM網から受信したATMセルを一時蓄積するためのFIFOメモリと、上記FIFOメモリから取り出されたATMセルをフレームに組み立てるためのバッファメモリと、上記バッファメモリで組み立てられたフレームのビット誤りを検査するための巡回冗長検査符号を生成するCRC符号生成回路と、ATMセルの転送を制御するためのプロセッサとをバスで相互接続し、上記プロセッサの制御動作によって、上記FIFOメモリから上記バッファメモリへのATMセルの読み出しの都度、上記CRC符号生成回路への初期値設定と、上記CRC符号生成回路へのセルデータの供給とを行うことを特徴とするATMアダプテーション装置。

【請求項2】前記パッファメモリに組立て中のフレームに対応して既生成済のCRC符号を記憶しておき、前記プロセッサが、前記FIFOメモリから取り出されたATMがフレームの先頭セルの場合は初期化データ、先頭セル以外の場合は該セルの宛先と対応する既生成済のCRC符号を前記CRC符号生成回路に前記初期値として設定することを特徴とする請求項1に記載のATMアダプテーション装置。

【請求項3】前記プロセッサが、前記FIFOメモリから前記バッファメモリにATMセルのヘッダ部を転送した後に、前記CRC符号生成回路に前記初期値を設定し、上記パッファメモリに上記—ATMセルの情報フィールド部を転送する時、上記CRC符号生成回路に上記ATMセルの情報フィールド部を供給し、次のATMセルの取り出しに先だって、上記CRC符号生成回路生成されたCRC符号中間値を前記バッファメモリに記憶することを特徴とする請求項2に記載のATMアダプテー 30ション装置。

【請求項4】外部データバスを介してプロセッサからデータの供給を受けるCRC符号生成回路において、上記外部データバスから並列入力されたCRC演算対象データをデータ幅の小さい並列データに分割するためのセレクタ手段と、CRC符号を生成するための内部演算回路と、既生成済のCRC符号を保持するためのラッチ手段と有し、上記内部演算回路が、上記ラッチ手段から供給される外部データのバス幅よりも大きいデータ幅をもつ既生成済のCRC符号と、上記セレクタ手段から順次に40供給されるデータ幅の小さいCRC演算対象データとによってCRC符号を演算することを特徴とするCRC符号生成回路。

【請求項5】初期値として入力されたデータを保持する第1のラッチ部と、入力データを上位データと下位データとに切り替える第1のセレクタ部と、第1のセレクタ部からのデータと第2のラッチ部からの帰還データとを入力とする演算部と、初期値として入力されたデータと演算部からの出力データとを切り替える第2のセレクタ部と、第2のセレクタ部からの出力データを保持する第50

2

2のラッチ部と、第2のラッチ部からの出力データを上位のデータと下位のデータとに切り替える第3のセレクタ部と、第3のセレクタ部の出力データの回路外部への出力を制御する出力制御回路部と、回路内部で使用されるラッチ用クロック信号とセレクト信号を生成する内部制御信号生成回路部とを備えたことを特徴とするCRC符号生成回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ATM (Asynchronous Transfer Mode)アダプテーション装置に関し、更に詳しくは、ATMセルリアセンブル時のAAL (ATM Adaptation Layer)レベルの巡回冗長検査(以下、CRCと略す)符号の生成回路に関する。

[0002]

【従来の技術】通信回線、特にCRC符号検査対象データが連続的に到着するような通信回線に接続されるシステムとして、例えば、日立HD64530LAPDコントローラユーザーズマニュアルの図1-2システム構成例(P6)に記載されているように、物理レイヤ回線終端デバイスに接続されたデータリンクレイヤ終端デバイスと、送受信データや各種制御パラメータを記憶している外部メモリと、プロセッサとをバスで相互接続し、データリンクレイヤ終端デバイスでデータリンクレベルのCRC符号生成と照合処理を行うようにした方式のものが知られている。

[0003]

【発明が解決しようとする課題】然るに、ATM(Async hronous Transfer Mode)アダプテーション装置においては、ATM回線側から入力されるデータ(フレーム)は、固定長の幾つかのATMセル(以下、単にセルという)に分割され、他の宛先データのセルと互いに入れ子状態となって到着する。そのため、上述した従来システム方式と同様の方式で各入力データ毎のCRC符号を生成しようとすると、各宛先データ毎にCRC符号生成回路を用意する必要があり、ハード量が増大してしまう。このようなハード量の増大を抑えるために、例えば、各宛先毎に入力セルをAALレベルのフレームに組み立てた後、共用のCRC符号生成回路で一括してCRC符号生成および照合処理を行うようにした場合、プロセッサの負荷に偏りが生じる。

【0004】また、CRC符号の生成処理には、並列データを入力とするCRC符号生成回路が適用されるが、この回路は、生成すべきCRC符号のピット数と並列入力されるデータピット数の増加に伴って排他的論理和の論理ゲート数が増加し、回路規模が大型化する。これを避けるために、例えば、CRC符号生成回路の並列入力データ幅を外部データバス幅よりも小さくすると、この回路へのデータ書き込み動作回数が増え、CRC符号生成処理に時間がかかるという問題がある。

3

【0005】本発明の目的は、ATMセルから組み立てられたデータのCRC符号生成処理をハードウエア量の増加を抑えて実現できるATMアダプテーション装置、およびCRC符号生成回路を提供することにある。

【0006】本発明の他の目的は、ATMセルから組み立てられたデータフレームについてのCRC符号生成と照合の所要時間を短縮できるATMアダプテーション装置、およびCRC符号生成回路を提供することにある。【0007】

【課題を解決するための手段】上記目的を達成するため 10 に、本発明では、CRC符号生成回路と制御用のプロセッサとバッファメモリとをバス (プロセッサバス) で相互接続し、上記プロセッサからCRC符号生成回路にCRC符号演算のための初期値 (既生成CRC符号を含む)を任意に設定できるようにしたことを特徴とする。

【0008】また、本発明では、上記バッファメモリに ATMセルの宛先毎に設けられたデータフレーム組立て 用バッファエリア、またはこれに対応するバッファエリアに、現在組立て途中にあるデータフレームについての 既に生成済のCRC符号を記憶しておき、新たに受信さ 20 れたATMセルを該当するデータフレーム組立て用バッファエリアに蓄積する時、既生成済のCRC符号を初期 値として、CRC符号生成回路が上記受信ATMセルに ついてCRC符号旗算を実行し、演算結果を上記バッファメモリ記憶しておくことを特徴とする。

【0009】本発明によるATMアダプテーション装置における制御手順は、例えば、受信セルが一時的に蓄積されるFIFOからATMセルのヘッダ部を取り出した時点で、そのヘッダ部に含まれている宛先情報と対応する生成済のCRC符号をバッファメモリから読み出し、CRC符号生成回路に初期値として設定する。ただし、取り出されたセルがAALで組み立てられるデータフレームの先頭セルの場合は、CRC符号生成回路を初期化する。次に、FIFOから上記ATMセルの情報フィールドを取り出してフレーム組立用のバッファエリアに転送する時、情報フィールドをCRC符号生成回路に供給し、CRC符号を生成する。CRC符号の生成値は宛先と対応するバッファへ格納しておく。

【0010】本発明のCRC符号生成回路は、外部データバス(プロセッサバス)から並列入力されたCRC演 40 算対象データをセレクタによってデータ幅の小さい並列データに分割し、内部演算回路が、外部データバス幅よりも大きいデータ幅をもつ既生成済のCRC符号と、上記セレクタから順次に供給されるデータ幅の小さいCRC演算対象データとによってCRC符号を演算するようにしたことを特徴とする。

[0011]

【作用】本発明によれば、プロセッサからCRC符号生成回路にCRC演算のための初期値を任意に設定できるため、宛先の異なる複数のデータフレームに対して1つ 50

f

のCRC符号生成回路でCRC符号を生成でき、ハードウエアを簡単にすることができる。また、FIFOメモリから受信セルをFIFOメモリから組立てバッファに転送する時、このセルについてのCRC符号の生成処理を同時に行うことができるため、組立てバッファでデータフレームの組立が完了してから1フレーム分のCRC演算を一括して実行する場合に比較して、CRC符号生成のための所要時間を短縮し、データの転送遅延を軽減できる。

0 【0012】また、本発明のCRC符号生成回路は、演算部への並列入力データ幅を外部データバス幅よりも小さくしているため、演算部の回路を小規模化できる。

[0013]

【実施例】以下、本発明の実施例を図面を参照して説明 オス

【0014】図2は、ATMセルのフォーマットを示す。ATMセル7は、53パイトの固定長パケットであり、5パイトのヘッダ71と、48パイトの情報フィールド72とから成る。

Unit)のアータフォーマットを示す。CPCSーPD U(Common Part ConvergenceSublayer - Protocol Data Unit)のデータフォーマットを示す。CPCSーPDU 8は、可変長の情報フィールド81と、フレーム全体が48バイトの倍数となるように挿入されるパッド82と、32ビットのCRCを含む8バイトのトレイラ83とから成り、図2に示したATMセルの複数セル分の情報フィールド72が組み立てられて上記可変長の情報フィールド81を構成する。

【0016】図1は、本発明によるATMアダプテーション装置の基本的な構成を示す。1はデータ転送を制御するためのプロセッサ、2はCRC符号計算を行うためのCRC符号生成回路、3はATM回線に接続されたATMインターフェース、4はATM回線から受信されたATMセルを一時的に蓄積するためのFIFOメモリ、5はプロセッサバス、6はCPCSーPDU(データフレーム)組立用のメモリであり、ATMセルの宛先毎に用意された複数のバッファエリアからなる。メモリ6において、6a~6nは宛先毎の組立バッファエリアであり、各組立バッファエリアは、組立中のCPCSーPDU61と、組立中のCPCSーPDU61と、組立中のCPCSーPDU61と、組立中のCPCSーPDび61と、組立中のCPCSーPDU61と、組立中のCPCSーPDび61と、組立中のCPCSーPDU61に対して生成済のCRC符号62とを蓄積している。

【0017】上記ATMアダプテーション装置において、ATMインターフェース3を介してFIFOメモリ4へ取り込まれた入力ATMセルは、AALタイプ5のCPCS-PDUを組み立てるために、プロセッサ1によって順次に読み出され、セルヘッダに含まれる宛先と対応したバッファエリア6iへ転送される。

【0018】本発明では、上記バッファエリア61へ転送時点に、ATMセルの情報フィールド72をCRC符号生成回路2に送り込み、CRC符号生成処理を行う。

このCRC符号生成処理に先だって、FIFOメモリ4 からATMセルのヘッダ71を読み出した時、プロセッ サ1は、入力セルがデータフレームの先頭のものか否か を判定し、もし入力ATMセルがデータフレームの先頭 セルの場合は初期値、そうでない場合はバッファエリア 6 iから取り出した既生成済のCRC符号62をCRC 符号生成回路2に設定する。CRC符号生成回路2が生 成したCRC符号は、既生成済のCRC符号62として 該当するパッファエリア6iに記憶される。

【0019】図4に上記動作を実現するためにプロセッ サ1が実行する処理のフローチャートを示す。まず、F IFOメモリ4からATMセルのヘッダ部71を読み出 し(ステップF1)、バッファ内に上記セルの宛先と対 応するバッファエリアが既に用意されているか否かをチ ェックし、これがデータフレームの先頭セルか2番目以 降のセルかを判定する(ステップF2)。

【0020】先頭セルであれば、CRC符号生成回路を 初期化し(ステップF3)、先頭セルでなければ、宛先 と対応するパッファエリア6iに記憶されているすで既 生成済CRC符号を読み出してCRC符号生成回路2へ 20 設定する(ステップF4)。次に、FIFOメモリ4か ら上記セルの情報フィールド部分72を読み出し、バッ ファエリア6iに転送する(ステップF5)。この時、 上記セルの情報フィールド部分72をCRC符号生成回 路2にも入力することによって、CRC符号の生成処理 を実行させる。

【0021】1セル分のデータ転送を終了すると、CR C符号生成回路2が生成したCRC符号を読み出し、こ れをパッファエリア6iに格納しておく(ステップF 6)。ただし、入力セルがデータフレームの最終セルの 30 場合は、セルの最後尾に含まれているCPCS-PDU のCRC部分をFIFOメモリ4から読み出す前に、C RC生成回路2が生成したCRC符号を読み取ってお き、入力セルを最後まで転送した時にバッファエリア6 iに蓄積されるCPCS-PDU内のCRC符号と比較 することにより、組み立てられたCPCS-PDUにビ ットエラーのないことを確認する。

【0022】上記本発明の方式によれば、宛先の異なる データフレームのCRC符号生成と照合処理を1つのC RC符号生成回路で行うことができるため、ATMアダ 40 プテーション装置のハード量の増大を抑えることができ る。また、CRC符号生成処理をセルの受信の都度行え るため、プロセッサの負荷を分散できる。

【0023】図1に示した例では、組立中のCPCS-PDU61に対応する生成済みCRC符号62を、組立 中のCPCS-PDU61と同一のパッファエリア内に 格納しているが、CRC符号62をCPCS-PDU6 1とは別のバッファ領域に保持するようにしてもよい。

【0024】図5は、CRC符号生成回路2の構成の1 例を示すブロック図である。ここでは、生成するCRC 50 信号103として、上位データの有効を示す信号103

符号が4nビットで、外部データバス(プロセッサバス

【0025】外部データバスから並列入力されたデータ がCRC符号演算の初期値(既生成済のCRC符号の場 合を含む)の場合、4 n ビットの初期値の上位2 n ビッ トが、1回目の書き込み動作でラッチ21に保持され、 下位2nビットが2回目の書き込み動作でラッチ21に 入力される。この時、ラッチ21に保持されていた上位 2 n ビットと新たに入力された下位 2 n ビットとを合わ

10 せた4 n ピットの初期値が、セレクタ2 4を介してラッ

5) のビット幅が2 n ビットとする。

チ25に転送される。

【0026】一方、外部データパスからの並列入力デー タがCRC符号の演算対象となるデータの場合、1回の 書き込み動作の前半で、2 n ビット並列入力の上位 n ビ ットのデータがセレクタ22によってセレクトされ、同 様に、上記書き込み動作の後半で下位πビットのデータ がセレクタ22によってセレクトされる。セレクタ22 からの出力データ101は、それぞれラッチ25からの 帰還データ100と共に演算部23へ入力される。

【0027】演算部23で計算された4nビットの出力 データ102は、初期入力値か演算部出力値かをセレク トするためのセレクタ24を介して、ラッチ25に転送 される。ラッチ25から出力される4nビットのCRC 符号は、セレクタ26で上位または下位2nビットが順 次にセレクトされ、出力制御回路27を介して外部デー タパスに出力される。

【0028】なお、ラッチ21および25のクロック1 05、セレクタ22のセレクト信号104、セレクタ2 4のセレクト信号106、セレクタ26のセレクト信号 107、出力制御回路27の出力許可信号108、プロ セッサへのデータアクノリッジ信号109は、プロセッ サから制御信号(アドレス信号を含む)103を受ける 内部制御信号生成回路28において生成される。

【0029】図6と図7は、上記演算部23の論理構成 の一例を示す。23A(図6)は出力データ102の上 位データ102aに対する論理、23B(図7)は下位 データ102bに対する論理を示し、この例では、8ビ ットの並列データ入力に対して32ビットのCRC符号 を生成する場合の論理となっている。入力データ100 および101と、出力データ102の最上位ビットをそ れぞれC31、D7、EX31とし、最下位ビットをC 0、D0、EX0としている。この例では、排他的論理 和ゲートを延べ220個必要とするが、16ピット並列 データ入力とした場合は、延べ414個の排他的論理和 ゲートが必要である。セレクタ22において16ピット の並列入力データを8ビットの並列データに変換するこ とにより、演算部の論理ゲート数を略半減できる。

【0030】図8は、内部制御信号生成回路28の構成 を示す。この例では、プロセッサ1から入力される制御

a、下位データの有効を示す信号103b、6本のアド レス信号103c、アドレスの有効を示す信号103 d、リセット信号103e、メインクロック信号103 f の合計11の信号を使用している。

【0031】アドレスデコーダ281は、アドレス信号 103cから、CRC符号演算用初期値書き込み動作を 示す信号200と、CRC符号演算用データ書き込み動 作を示す信号201と、生成されたCRC符号の上位デ ータの読み出し動作を示す信号202と、生成されたC R C 符号の下位データの読み出し動作を示す信号 2 0 3 10 と、セル読み出し動作を示す信号204とを生成する。

【0032】生成されたCRC符号を外部データバス出 力するために出力制御回路27に与える出力許可信号1 08は、CRC符号の読み出し動作を示す信号206 と、データあるいはアドレスの有効を示す信号205と の論理積をとったものとして生成される。

【0033】演算部23への入力データを切り替えるた めにセレクタ22へ与えるセレクト信号104は、ラッ チ25の出力値が保持された後に切り替える必要がある ため、後述するラッチ用クロック信号105をクロック 20 入力としたラッチの出力信号として生成される。CRC 符号生成回路への1回のデータ書き込み動作期間の途中 で、上記セレクト信号104を切り替えることによっ て、この期間中に8ビット並列入力のCRC符号演算を 2回実行し、データ書き込み動作を2回行う場合に比較 してCRC符号の生成処理時間を短縮化している。

【0034】ラッチ25への入力データとして、CRC 符号演算用初期値と演算部23の出力値との何れか選択 するためにセレクタ24に与えられるセレクト信号10 6は、CRC符号演算用初期値書き込み動作を示す信号 30 200から生成される。

【0035】CRC符号の出力データの上位と下位とを 切り替えるためにセレクタ26に与えられるセレクト信 号107は、CRC符号の上位データの読み出し動作を 示す信号202から生成される。

【0036】ラッチ21およびラッチ25のクロック信 号105は、ラッチ用クロック信号生成部282におい て、アドレスデコーダ281からの出力信号と、アドレ スの有効を示す信号103dを各種遅延させた信号20 7~210とから生成される。上記ラッチ用クロック信 40 号生成部282の回路構成の1例を図9に示す。

【0037】プロセッサへのデータアクノリッジ信号1 09は、データアクノリッジ信号生成部283におい て、アドレスデコーダ281からの出力信号と、アドレ スの有効を示す信号103dを遅延させた信号211な どから生成される。上記データアクノリッジ信号生成部 283の回路構成の1例を図10に示す。

【0038】図11~図14は、内部制御信号生成回路 28から出力される主要信号のタイミング図を示す。

タを設定する際のタイミング図であり、11は書き込み の1サイクルを示す。入力された初期値データは、セレ クト信号106によってセレクトされ、ラッチ信号10 5の立ち上がりでラッチ部25に保持される。

【0040】図12はフレーム組立用のバッファヘFI FOからセルの情報フィールドを転送する際のタイミン グ図であり、12はセルデータを同時にCRC符号生成 回路にも取り込む動作の1サイクルを示す。セレクト信 号104によって、1サイクル中に演算部23への入力 データが切り替えられ、演算部23からの出力データ は、ラッチ信号105の立ち上がりでそれぞれ保持され

【0041】なお、ここに示したCRC符号生成回路 は、CPCS-PDUの組立が完了した時点でCRC符 号を一括して生成する場合にも適用できる構成となって いる。図13は、CRC符号生成回路へCRC符号生成 対象データを書き込む際のタイミング図であり、13は その書き込みの1サイクルを示す。動作は図12に示し たセル読み込み時と同様である。

【0042】図14は、生成されたCRC符号を読み出 す際のタイミング図であり、14はCRC符号の上位ビ ット読み出しの1サイクル、15はCRC符号の下位ビ ット読み出しの1サイクルを示す。生成されたCRC値 の上位ビットまたは下位ビットの何れかがセレクト信号 107によってセレクトされ、出力許可信号108によ ってそれぞれの値が外部データバスに出力される。

【0043】図15~図17は、図1に示した本発明に よるATMアダプテーション装置と上位装置との接続態 様を示す。

【0044】図15と図16は、ATMアダプテーショ ン装置が、ATM回線と他の通信回線とを接続するため の回線接続装置に適用された例であり、ATM回線から 受信されたセルが、ATMアダプテーション装置によっ てデータフレームに組み立てられ、フレームインターフ ェース9を介して他の通信回線側へ転送されるようにな っている。図15は、フレームインターフェース9をバ ッファ6に直接接続することによって、プロセッサバス 5上でのインターフェイス9とプロセッサ1との競合を 軽減した構成、図16はフレームインターフェース9を プロセッサバス5に接続し、ハードウエアを小型化した

【0045】ATMアダプテーション装置からフレーム インターフェース9へのデータフレームの受渡しには、 例えば、プロセッサ1が組立て済みのバッファエリア6 1 にフラグをたて、これを処理したフレームインターフ ェース9がフラグを消し、プロセッサ1がフラグの消さ れたパッファエリアを再利用するセマフォア方式を採用 すればよい。

【0046】図17は、ATMアダプテーション装置が 【0039】図11は、CRC符号生成用の初期値デー 50 端末装置とATM回線との間の接続装置に適用された例 Q

を示す。バッファ6をプロセッサバス5と端末装置側のCPUバス10との間に接続し、組み立てられたフレームをCPUでデータ処理する構成になっている。この構成により、端末装置をATM回線に接続することができる。

[0047]

【発明の効果】以上の説明から明らかなように、本発明によれば、宛先の異なる複数のデータフレームを1つのCRC符号生成回路で処理し、各フレームのCRC符号の生成と照合処理を行うことができる。また、組立バッ 10ファへのセルデータ読み込み時に、これと並行してCRC符号生成処理を実行することができ、データの伝送遅延を軽減した高速の受信処理が可能となる。

【図面の簡単な説明】

【図1】本発明によるATMアダプテーション装置の基本構成を示す図。

【図2】ATMセルのフォーマットを示す図。

【図3】AALタイプ5のCPCS-PDUのフォーマットを示す図。

【図4】 プ本発明におけるCRC符号生成のための制御 20 手順を示すフローチャート。

【図5】CRC符号生成回路2の構成の一例を示すプロック図。

【図6】 CR C符号生成回路2の演算部23の論理(上位ピット)の一例を示す図。

【図7】 CR C符号生成回路2の演算部23の論理(下位ピット)の一例を示す図。

【図8】 CRC符号生成回路2の内部制御信号生成回路28の構成の一例を示す図。

【図9】内部制御信号生成回路28のラッチ用クロック 30 信号生成部282の回路構成の一例を示す図。

【図10】内部制御信号生成回路28のデータアクノリ

ッジ信号生成部283の回路構成の一例を示す図。

【図11】 CR C符号生成回路2へ初期値データを設定する時の信号タイミング図。

【図12】 CR C符号生成回路2へセルデータを読み込む時の信号タイミング図。

【図13】 CRC符号生成回路2へCRC符号生成対象 データを書き込む時の信号タイミング図。

【図14】 CR C符号生成回路2からCR C値を読み出す時の信号タイミング図。

[0 【図15】ATMアダプテーション装置のネットワーク間接続装置への適用例を示す図。


【図16】ATMアダプテーション装置のネットワーク 間接続装置への適用例を示す図。

【図17】ATMアダプテーション装置の端末装置への適用例を示す図。


【符号の説明】

1…プロセッサ、2…巡回冗長検査符号生成回路、3… ATMインターフェース、4…FIFOメモリ、5…プロセッサバス、6…パッファメモリ、6 a~6 n …宛先毎のパッファエリア、6 1 …組立中のCPCS-PDU、6 2 …組立中のCPCS-PDUのCRC符号、7 …ATMセル、71…ATMセルのヘッダ、72…ATMセルの情報フィールド、8 …CPCS-PDU、81 …CPCS-PDUの情報フィールド、8 2 …CPCS-PDUのパッド、8 3 …CPCS-PDUのトレイラ、21…ラッチ、22 …セレクタ、23 …演算部、2 4 …セレクタ、25 …ラッチ、26 …セレクタ、27 …出力制御回路、28 …内部制御信号生成回路、F1 …セルヘッダ読み出し、F2 …先頭セル判別、F3 …CRC符号生成回路初期化、F4 …初期値書き込み、F5 …データ読み出し、F6 …生成CRC値読み出し、


[図1]




[図2]




【図5】




【図6】




【図7】




[図8]









【図12】




【図13】




【図14】




【図15】



【図17】



【図16】



フロントページの続き

(72)発明者 柳 純一郎

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 浜田 徹

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内

(72)発明者 田中 克佳

東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内